1.引(yin)言

在許(xu)多現代(dai)化的工(gong)業生産(chan)如冶金(jīn)、電力等(děng)，實現對(duì)溫🈲度的(de)精🌏度控(kòng)制至關(guān)重要的(de)，不僅直(zhí)接影響(xiang)着産品(pin)的質量(liàng)，而且🏃還(hai)關系到(dao)生産安(an)全、能源(yuán)節約等(děng)一系列(lie)重大經(jīng)濟㊙️指标(biao)。

PID控制由(you)于其魯(lǔ)棒性好(hao)，可靠性(xing)高，在常(cháng)規的溫(wen)度控制(zhì)中⭐應用(yòng)非常廣(guǎng)泛。目前(qian)工程的(de)實際應(ying)用中，大(dà)多數模(mó)糊PID控制(zhì)器⭐都利(lì)用單片(piàn)機軟件(jiàn)編程來(lái)實現，然(ran)而單片(piàn)機的指(zhi)令是按(an)順序執(zhi)行的，實(shí)💃時性不(bú)強，加上(shang)軟件實(shí)現容易(yì)受🏃🏻‍♂️外界(jie)的幹🔴擾(rao)，抗幹擾(rǎo)性能力(li)差，對于(yu)實時性(xìng)🎯要求很(hen)高和外(wai)界幹擾(rao)比較嚴(yan)重的系(xì)統不太(tài)适宜。本(ben)文選取(qu)FPGA(現場可(kě)🔅編程門(men)陣列)作(zuò)爲系統(tong)的主控(kòng)制芯片(pian)，FPGA所有的(de)信号都(dōu)是時鍾(zhong)驅動的(de)，對于程(cheng)序的執(zhi)行具有(you)㊙️并行運(yùn)算的能(neng)力，顯著(zhe)的提高(gao)了系統(tǒng)控制的(de)實時性(xing)，在FPGA内部(bù)硬件實(shi)現還可(ke)💔以防止(zhǐ)像單片(pian)機程序(xù)一樣，在(zai)惡劣的(de)環境條(tiáo)件下發(fā)生🚩程序(xù)跑飛的(de)🏃問題。尤(yóu)其是現(xiàn)在FPGA器件(jiàn)有越來(lái)越多的(de)參考設(shè)計方案(àn)以及IP(知(zhi)識産權(quan))核心庫(ku)方面的(de)支持。利(li)用FPGA設計(ji)的PID控制(zhì)器一方(fang)面可以(yi)将實現(xiàn)PID算法的(de)模塊單(dan)獨作爲(wei)控制模(mo)塊來使(shǐ)用，直接(jiē)去實現(xiàn)對控♌制(zhì)對象的(de)調節，另(lìng)一方面(mian)，基于FPGA的(de)PID控制算(suàn)法也可(kě)以将其(qi)作爲系(xì)統内的(de)IP核，以便(bian)在多路(lù)或複雜(za)的系統(tong)上直接(jie)調用，加(jia)快研發(fā)設計速(sù)度。

2.PID算法(fǎ)分析

2.1 離(lí)散PID算法(fǎ)

PID控制系(xì)統是一(yī)個簡單(dan)的閉環(huán)系統，如(rú)圖1所示(shi)，PID系統框(kuang)✨圖中，整(zhěng)個🔱系統(tong)主要包(bāo)括比較(jiào)器、PID控制(zhi)器和控(kong)制對象(xiàng)，其中PID包(bāo)括🥵三個(ge)🧑🏾‍🤝‍🧑🏼環節，即(ji)比例、積(jī)分和微(wēi)分。

圖1 PID系統(tong)框圖

圖(tu)1中的r(t)作(zuo)爲系統(tong)的給定(dìng)值，y(t)作爲(wèi)系統的(de)輸出值(zhí)，e(t)是給定(ding)⚽值與輸(shū)出值的(de)偏差，所(suo)以系統(tong)的偏差(chà)可以求(qiú)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wèi)控制系(xi)統中的(de)中間便(biàn)量，既是(shì)偏差e(t)通(tong)過PID控制(zhì)算法處(chù)理🔱後的(de)輸出量(liàng)，又是被(bèi)控對象(xiang)的輸入(ru)量，因此(ci)模拟PID控(kòng)🏃🏻制器的(de)控制規(guī)律爲：

其(qí)中，K_P 爲模(mo)拟控制(zhì)器的比(bǐ)例增益(yi)，T_I 爲模拟(nǐ)控制器(qi)的積分(fèn)時間常(cháng)數，T_D 爲模(mó)拟控制(zhì)器的微(wēi)分時間(jian)常數。